Implementación en una FPGA de la técnica Selective Mapping para evaluar en hardware la reducción del PAPR de una señal OFDM

Medina Aizaga, Pablo David

2017-11-22

Medina Aizaga, P. D. (2017). Implementación en una FPGA de la técnica Selective Mapping para evaluar en hardware la reducción del PAPR de una señal OFDM. 84 hojas. Quito : EPN.
T-IE/4555/CD 8342

Descargar documento

Lupera Morillo, Pablo Aníbal, director

In this project is studied the Peak Average Power Ratio (PAPR) problem in Orthogonal Frequency-Division Multiplexing (OFDM) signals which consists of the fact that occasionally the transmitted OFDM signal has a high-power peak regarding its mean power. Moreover, in this project are studied the techniques which allow to reduce the PAPR. Furthermore, a few OFDM applications are described to highlight OFDM importance. Specially, the technique known as Selective Mapping (SLM) is developed by simulations and hardware. Matlab was used to simulate the SLM technique and its implementation was carried out on a Xilinx Field Programmable Gate Array (FPGA). The OFDM system is proposed in which the SLM scheme is implemented in hardware using the HDL Coder tool. This tool is used to generate VHDL code, which allows to describe the behavior of the hardware proposed system.

El presente proyecto aborda la problemática del Peak Average Power Ratio (PAPR) en señales Orthogonal Frequency-Division Multiplexing (OFDM), la cual consiste en que ocasionalmente la señal OFDM transmitida presenta picos de potencia elevados con respecto a su potencia media, también se abordan las técnicas que permiten reducir este parámetro de potencia con el fin de combatir sus efectos negativos en la transmisión de datos. Además, se trata algunas aplicaciones de OFDM con el fin de resaltar su importancia de estudio. Específicamente se desarrolla en simulaciones y en hardware la técnica conocida como Selective Mapping (SLM). Para la simulación de la técnica se utilizó el software Matlab y su implementación se realiza en una Field Programmable Gate Array FPGA de la marca Xilinx. Se ha propuesto un sistema OFDM al cual se le aplica la técnica SLM para su implementación en hardware, para lo cual, se ha utilizado una herramienta conocida como HDL Coder, misma que permitió generar el código VHDL necesario para describir el comportamiento en hardware del sistema propuesto.

PROGRAMACIÓN; COMUNICACIONES INALÁMBRICAS;