Análisis y simulación en Matlab del método de detección y corrección de errores Reed-Solomon (204,188) utilizado en la norma ISDB-Tb e implementación en un FPGA

Gordón Ubidia, Esteban Patricio
Aguirre Sánchez, Lenin Aléxis

2016-05-13

Aguirre Sánchez, L. A., & Gordón Ubidia, E. P. (2016). Análisis y simulación en Matlab del método de detección y corrección de errores Reed-Solomon (204,188) utilizado en la norma ISDB-Tb e implementación en un FPGA 158 hojas. Quito : EPN.
T-IE/4291/CD 7069

Descargar documento

Lupera Morillo, Pablo Anibal, director

This titling project focuses on analyzing the structure of Reed-Solomon encoder, it aims to make a complete description of the encoding and decoding Reed-Solomon used in international standard for terrestrial digital television ISDB-Tb. The construction of an algorithm for the encoder and decoder are raised using the Matlab tool and subsequent implementation on an FPGA Spartan 3E VHDL card in order to analyze and understand the functioning within the structure of the digital television standard. For understanding and presentation of the algorithms it is elaborated a friendly graphical user interface where the objective of this project will be verified. This interface has five components, each with a specific function. The coding stage takes the signal information entered by the user and coded. The modulation stage coupled to the encoded information for transmission over a channel. The noise generating step, alters the information in the channel to generate random errors before arrival at the receiver. The demodulation stage retrieves the information encoded with errors. Finally the decoding step detects and corrects errors to give the user the original word.

Este proyecto de titulación se enfoca en analizar la estructura del codificador Reed-Solomon, tiene como objetivo realizar una descripción completa de la codificación y decodificación Reed-Solomon utilizada el estándar internacional de televisión digital terrestre ISDB-Tb. Se plantea la construcción de un algoritmo para el codificador y decodificador utilizando la herramienta Matlab y posterior su implementación sobre una tarjeta FPGA Spartan 3E en lenguaje VHDL con el fin de analizar y entender el funcionamiento dentro de la estructura del estándar de televisión digital. Para la comprensión y presentación de los algoritmos se elabora una interfaz gráfica amigable para el usuario, donde se verificará el objetivo del presente proyecto. Esta interfaz presenta cinco componentes, cada uno de ellos con una función específica. La etapa de codificación toma la señal de información ingresada por el usuario y la codifica. La etapa de modulación acopla la información codificada para su transmisión por un canal. La etapa de generación de ruido, altera la información dentro del canal para generar errores aleatorios antes de su llegada al receptor. La etapa de demodulación recupera la información codificada con errores. Finalmente la etapa de decodificación detecta errores y los corrige para entregar al usuario la palabra original.

Televisión digital; Señales digitales; Comunicaciones digitales;