Optimización de circuitos lógicos con ayuda de un computador digital en lógica NAND de hasta tres niveles

Velasco Palacios, Lucio V.

2013-02-06T14:38:20Z

QUITO/EPN/1976

Descargar documento

Jijón y Caamaño, Jacinto

En el presente trabajo sean estudiado métodos de minimizacion de la función booleana y métodos de minimización el lógica NAND. de los primeros se han seleccionado para ser programados el método Tabular o de Quine MCluskey u el método de Moot basado en el consensus iterado. El método Diedmeyer-Su y el método de Muroga-Ibarakie se han estudiado en la parte de minimización en lógica Nand. También se expone una transformación basada en los teoremas de Morgan.

CIRCUITOS LÓGICOS; ALGEBRA BOOLEANA;