Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto

Montalvo Ramírez, Luis

2010-09-07T17:38:37Z

Descargar documento

Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio.

MICROPROCESADORES; ALGORITMOS; CIRCUITOS VLSI; MICROPROCESSORS; ALGORITHMS; VLSI CIRCUITS;